成果信息
"本發(fā)明公開了一種電壓抑制器，包括N型的襯底，形成在襯底的上表面的N型的第一外延層，貫穿第一外延層且與襯底接觸的至少一個N型的第二外延層,自第一外延層的上表面向下形成的P型的體區(qū)，自體區(qū)的上表面向下形成的埋層以及與埋層鄰接的至少一個N型的 源區(qū) 形成在第二外延層一側(cè)壁上且位于體區(qū)與第二外延層之間的第一絕緣層，形成在第一絕緣層的上表面上且延伸至源區(qū)的上表面的至少一個第二絕緣層,形成在第二外延層的上表面及第二絕緣層的上表面的至少一個多晶硅層，形成在第一外延層、多晶硅層和源區(qū)的上表面上的介質(zhì)層。本發(fā)明還公開了一種上述電壓抑制器的制備方法。其能實現(xiàn)自啟動而不會被較大的電壓擊穿，且結(jié)構(gòu)簡單、成本低。" )
背景介紹
本發(fā)明公開了一種電壓抑制器)
應(yīng)用前景
-)
主辦單位： 郴州市科學(xué)技術(shù)局
技術(shù)支持： 長沙諾為信息技術(shù)有限公司
郴州市科學(xué)技術(shù)局版權(quán)所有 ICP備案號： 湘ICP備10209074號-33
公安備案號 ：
43110302000213
